ZEPPE

 

ARM9 Interface

 

 

 

圖11是ARM9 Module所使用的Samsung ARM9 SoC S3C2410a之Block Diagram，包含ARM920T(ARM9TDMI+16KB/16KB IDCache+MMU)與AMBA Bus System及多種Memory 與I/O Interface Controller。其中ARM920T透過Memory Controller的External Memory Interface Signals與FPGA相連接。

 

 

 

 

 

 

圖11

 

  

 

 

 

圖12是ARM9 SoC External Memory Interface中與FPGA相連接的Signals。

 

 

 

 

圖12

 

 

 

 

 

圖13是ARM9 SoC 之 Memory Map，其中與FPGA主要使用nGCS2以非同步SRAM或ROM的介面型式，在0x1000_0000開始的區域，以連接的位址線ADD[24:1] 提供共32MB空間，即0x1000_0000~0x11ff_ffff。

 

 

 

 

 

圖13

 

 

 

 

 

 

 

 

 

 

 

 

 

圖14

 

 

 

圖14是ARM9 SoC 非同步SRAM或ROM的介面型式之Timing Diagram。本章的實驗的設計中， 是藉由一個Wrapper: wb_arm.v，將之此一ARM9 SoC非同步SRAM或ROM的介面，連接至Wishbone SoC。由於這兩個介面各自屬於非同步的Clock Domain，因此必須小心Asynchronous Interface所造成的問題，即，必須做好之間的控制訊號同步介面。